IQ Modulation(IQ変調)

デジタル無線通信測定に関する翻訳に、IQ Modulation(IQ変調)という言葉がよく出てくる(例えば、Keysight 81150A/81160A パルス・パターン/ファンクション/任意波形/ノイズ発生器)。IQ Modulation(IQ変調)は、以下の説明からもわかるように、quadrature modulation(直交変調)またはcomplex modulation(複素変調)と呼ばれることもある。

情報(音声やデジタルデータ)を無線伝送するために、電波(搬送波)が使用される。搬送波は、正弦波であり、

Acos(ωt+φ0)、ここで、A:振幅、ω:(角)周波数、φ0:初期位相、ωt+φ0:位相(位相角)

のように表される。

情報を送るためには、情報を表わす信号(音声やデジタルデータ)の変化に応じて、搬送波を変化させる(変調する)必要がある。変化させることのできるパラメータは、上の式の振幅と位相(周波数)だけである(周波数は、正弦波の位相を時間で微分したものであり、同じ変化の異なる表現に過ぎない)。したがって、搬送波は、振幅と位相(角度)による極座標で表わすのが簡単である。

デジタル変調では、デジタルデータをI軸(搬送波と同じ位相(同相成分、In Phase)の軸)とQ軸(搬送波と直交する位相(直交位相成分、Quadrature Phase)の軸)の直交座標上のシンボルポイントとして表わす(コンスタレーション表示)ことが多い。デジタルデータの変化は、コンスタレーション表示では1つのシンボルポイントから別のシンボルポイントへの移動であり、このとき、振幅と位相が同時に変化する(変調される)。高次変調(多値変調)では、特に、このシンボルポイント間の移動(デジタルデータの変化)を表わすために、正確に位相を制御する必要があるが、従来の位相変調器では困難である。しかし、I/Q変調器(直交変調器)を使用すると、以下のように容易に変調できる。このような変調をIQ変調と呼ぶ。

デジタルデータのシンボルポイントは、振幅(A(t))と位相(Φ(t))で表した極座標上の信号(ベクトル)を、I軸とQ軸に射影したもの(I(t)、Q(t))である。デジタル変調では、上の搬送波を表わす式で、振幅Aと位相(ωt+φ0)が時間とともに変化するので、振幅をA(t)、位相をΦ(t)=ωt+θ(t)(簡単のために、初期位相φ0をゼロとし、デジタル変調による位相の変化をθ(t)で表わす)とすると、変調を受けた搬送波(変調波)は、

A(t)cos(ωt+θ(t))

のように表すことができる。これを、三角関数の加法定理で展開すると、

A(t)cos(ωt+θ(t))=A(t)cos(ωt)cos(θ(t))-A(t)sin(ωt)sin(θ(t))
       =I(t)cos(ωt)-Q(t)sin(ωt)
(ここで、I(t)=A(t)cos(θ(t))、Q(t)=A(t)sin(θ(t)))

となる。この変調波は、ベースバンド信号(送りたいデジタルデータ)である、I(t)とQ(t)に対して、搬送波信号を生成するローカル発振器の出力(cos(ωt))と同じローカル発振器の出力を90度位相シフトする移相器に通した信号(-sin(ωt))を、ミキサを使用して乗算して、2つの信号、I(t)×cos(ωt)とQ(t)×(-sin(ωt))を作り、この2つを加算することにより、簡単に生成できる。

IQ変調については、以下を参照。

通信システムのディジタル変調入門編のp7~p11

data valid window(データ有効ウィンドウ)

高速デジタル回路測定に関する翻訳で、data valid window(データ有効ウィンドウ)という言葉がよく出てくる(例えば、EZJIT/EZJIT Plusジッタ解析ソフトウェア(Infiniiumシリーズ・オシロスコープ用))。

CPU、FPGA、ASICなどの大規模集積回路のフラグやレジスタなどの記憶回路にフリップフロップ回路が使用されている。このフリップフロップがデータを正しく受け取って出力信号を生成できるようにするために、セットアップ/ホールド時間というタイミングの制約が定義されている。

セットアップ時間とは、フリップフロップにクロック信号が入る前にデータ信号が安定してなければならない時間(クロック信号のエッジ(立ち上がりまたは立ち下がり)より前で、入力データが変化してはならない最小時間)である。ホールド時間とは、フリップフロップにクロック信号が入った後でデータ信号が安定してなければならない時間(クロック信号のエッジより後で、入力データが変化してはならない最小時間)である。

したがって、データ有効ウィンドウとは、クロック信号の1周期(エッジから次のエッジまでの時間)からセットアップ時間とホールド時間を差し引いたものである。

フリップフロップの動作とセットアップ/ホールド時間については、以下を参照。

宮崎技術研究所の技術講座「電気と電子のお話」5.2.(3-G)順序回路の設計

セットアップ/ホールド時間が存在する理由については、以下を参照。

株式会社アルティマのホームページ > コラム一覧 > 非同期クロックと検証手法

データ有効ウィンドウの詳細については、以下を参照。

Setup and hold checks (part 1)- Static timing analysis in case of flops(英語サイト)

8b/10b

高速シリアル・データ通信測定に関する翻訳に、8b/10bという言葉がよく出てくる(例えば、N8900A Infiniiumオシロスコープ オフライン解析ソフトウェアのp7)。

8b/10bは、読んで字のごとく、8ビット分のデータ(情報)を10ビットに変換して伝送するためのコード化方式で、1980年代前半にIBM社によって考案された。データの実効伝送速度は20%遅くなるが、以下のような利点がある。

高速シリアル・データ通信では、長期間「0」または「1」のみのデータが継続すると、直流成分が含まれることになり、AC結合のデータ線で電圧レベルが減衰し、遷移ポイント付近で「0」か[1」かの判定が困難になる(シンボル間干渉が生じる)。8b/10bによるコード化を行うと、「0」または「1」が連続する長さ(ランレングスと呼ばれる)が5ビット以下になり、「0」の個数と「1」の個数の偏りがなくなる(DCバランスがとれる)ので、DC成分を持たなくなり、AC結合のデータ線でシンボル間干渉が生じ難い伝送が可能になる。また、ランレングスが5ビット以下になるので、データ遷移(「0」から「1」や「1」から「0」への遷移)を検出し易くなり、受信側でのクロック・リカバリが容易になる。

このような理由から、現在、高速シリアル・データ通信(USB 3.0、シリアル ATA、PCI Express 1.0/2.0、ギガビット・イーサネットなど)に8b/10bが広く用いられている。8b/10bの20%のオーバヘッドを減らすために、PCI Express 3.0では128b/130b、最新のUSB 3.1では128b/132bが使用されている。

8b/10bについては、以下を参照

【連載】高速シリアル・インタフェース測定の必須スキルを身に着ける第4回
シリアル・インタフェースの物理層を形成する3大要素 – トランスミッタ(1)
の「8B/10B符号化」

A DC-Balanced, Partitioned-Block, 8B/10B Transmission Code(IBM社の原論文)