resistive memory(抵抗変化メモリ)

半導体デバイス測定に関する翻訳で、resistive memory(抵抗変化メモリ)という言葉が出てくる(例えば、パルス/波形生成と内蔵測定機能のp3)。

半導体メモリは、揮発性メモリ(Volatile Memory)と不揮発性メモリ(Non-Volatile Memory)の2つに大きく分類される。揮発性メモリの揮発性とは、電源を供給していないと記憶している情報が失われるという意味である。揮発性メモリの代表的なものとして、CPU内部のキャッシュメモリとして使用されるSRAM(Static Random Access Memory)とPCの主記憶装置として使用されるDRAM(Dynamic Random Access Memory)がある。不揮発性メモリは、電源を切っても記憶情報が失われないメモリで、代表的なものとして、PCのUSBメモリやSSD、携帯電話やカメラなどのメモリカードに使用されているフラッシュメモリがある。

フラッシュメモリは、その半導体メモリとしての高速性、低消費電力性、高信頼性から、従来のハードディスクに代表される磁気記憶装置を急速に置き換えている。このような旺盛な需要により、大容量化が急速に進み、製造プロセスの微細化の限界が見え始めている。フラッシュメモリの大容量化の限界の克服とさらなる低消費電力化のために、抵抗変化メモリの研究開発が進められている。

フラッシュメモリは、MOSFETをベースにしたもので、ゲート電極の直下にある絶縁層内に「浮遊ゲート」と呼ばれる領域が存在する。フラッシュメモリへの書き込み時に、ゲート電極に高電圧を印加して、電子をトンネル効果により浮遊ゲートに入れる。浮遊ゲートに蓄積された電子は電源を切っても保持され、長期間の記憶が可能であり、「電荷蓄積型」メモリと呼ばれる。フラッシュメモリは、このように1つのトランジスタ(セル)で1ビットを構成できる(SLC(Single Level Cell)の場合、MLC(Multi Level Cell)では1つのセルで2ビット、3ビットを構成できる) ので高集積化(大容量化)しやすいが、微細化の限界が見え始めている。

抵抗変化メモリは、「状態変化型メモリ」と呼ばれる。絶縁体を金属電極で挟んだ構造(セル)で、電極間に印加する電圧の大きさにより、絶縁体の抵抗の大きさが変化することを利用してビットを記憶するメモリである。「電荷蓄積型」メモリに比べて構造が簡単であり、抵抗値の変化が大きな物質を用いることにより1つのセルで多くのビットを記憶できるので、次世代不揮発性メモリとして期待されている。

抵抗変化メモリについては、以下を参照

次世代不揮発性メモリ「ReRAM」って何だ?

non-insertable device(ノンインサータブル・デバイス)

ネットワーク・アナライザ測定に関する翻訳で、non-insertable device(ノンインサータブル・デバイス)という言葉がよく出てくる。(例えば、ベクトル・ネットワーク・アナライザ用電子校正(ECal)モジュール)。

ネットワーク・アナライザ測定の系統(システマティック)誤差には、

信号の漏れに関連した、方向性とクロストーク

信号の反射に関連した、信号源インピーダンス不整合と負荷インピーダンス不整合

基準経路と測定経路の周波数応答の違いである、反射トラッキングと伝送トラッキング

がある。

2ポート・デバイスの場合は、上の6種類の誤差項が順方向と逆方向のそれぞれに存在し、全部で12種類の誤差項がある。これらの誤差項をすべて求めて補正するために、フル2ポート校正が行われる。12種類の誤差項があるので、特性が既知の校正用標準器が12種類以上必要になる。フル2ポート校正として、ショート、オープン、ロード、スルーの各基準器を使用する、SOLT(Short-Open-Load-Thru)校正が広く使用されている。

このSOLT校正でスルー校正を行う際に、2ポート・デバイスのそれぞれのポートのコネクタが、

同じタイプのコネクタで性(オス・メス)が異なる場合
または
同じタイプのコネクタで性(オス・メス)の区別がない場合

は、2ポート・デバイスに接続するテスト・ケーブル同士を直結することで長さゼロのスルー接続を実現できる。このようなデバイスをインサータブル・デバイスと呼んでいる。

2ポート・デバイスのそれぞれのポートの

コネクタのタイプと性が同じ場合
または
コネクタのタイプが異なる場合(例えば、一方が同軸で、他方が導波管)

は、接続するテスト・ケーブル同士を直結できないので、長さゼロのスルー接続が実現できずアダプタを使用した代替校正(アダプタ除去校正)を行う必要がある。このようなデバイスをノンインサータブル・デバイスと呼んでいる。

ネットワーク・アナライザの校正については、以下を参照

計測の基礎セミナ RF/マイクロ波コース ネットワーク・アナライザの基礎のp67~p92

Random Telegraph Noise(ランダム・テレグラフ・ノイズ)

半導体デバイス測定に関する翻訳で、Random Telegraph Noise(ランダム・テレグラフ・ノイズ)という言葉がよく出てくる(例えば、B1500Aの波形発生器/高速測定ユニットのp3)。Random Telegraph Noise(ランダム・テレグラフ・ノイズ)は、RTNと略されることがある。

CPUやメモリなどのLSIには、MOS(Metal-Oxide-Semiconductor、金属酸化膜半導体)構造のトランジスタ(MOSFET、FETはField Effect Transistor(電界効果トランジスタ)の略)がスイッチング素子として使われている。MOSFETのゲートに電圧(電界)を印加する/しないによる、ソース-ドレイン間の電流のオン/オフ制御(スイッチ)を利用して、論理回路が形成されている。

近年のLSI CMOSプロセスの微細化に伴い、ソース-ドレイン間のチャネルを流れるキャリア(電子や正孔)の数(電流)が減少している。また、微細化により、ゲート酸化膜の厚さも極薄になり、酸化膜(SiO2)と半導体(Si)の界面におけるダングリングボンド(化学の分野の相手のいない結合の手)などの構造欠陥(キャリアを捕獲するトラップ)による影響が無視できなっている。

すなわち、CMOSプロセスの微細化により、ソース-ドレイン間のチャネルを流れる電流が極めて小さくなり、ゲート酸化膜界面のトラップによる1つ1つのキャリアのランダムな捕獲・放出過程の影響が、チャネルを流れる電流に現れるようになった。このトラップへの単一キャリアの出入りに起因するチャネル電流(ドレイン電流)の変動が、「ランダム・テレグラフ・ノイズ」である。

MOSFETについては、以下を参照

山形大学大学院理工学研究科廣瀬文研究室 > 半導体デバイス教科書プロジェクト > 第6章 MOSFET

ランダム・テレグラフ・ノイズについては、以下を参照。

東芝のホームページ > 企業情報 > 研究開発・技術 > 東芝レビュー > バックナンバーへ > 2013年 08 スマートグリッドを支える基盤技術 > 微細電界効果トランジスタにおけるランダムテレグラフノイズを引き起こす欠陥機構の解明