半導体デバイス測定に関する翻訳で、High-kという言葉がよく出てくる（例えば、Agilent B1542A 10 ns パルスIV パラメトリック・テスト・ソリューション）。High-kのkは、比誘電率を表す記号としてκ（ギリシャ文字のカッパ）が使われていたことに由来し、「High-k」とは、比誘電率が大きいという意味である。
CPUやメモリなどのLSIには、MOS（Metal-Oxide-Semiconductor、金属酸化膜半導体）構造のトランジスタ（MOSFET、FETはField Effect Transistor（電界効果トランジスタ）の略）がスイッチング素子として使われている。MOSFETのゲートに電圧（電界）を印加するか、しないかによる、ソース－ドレイン間の電流のオン／オフ制御（スイッチ）を利用して、論理回路が形成されている。
近年のLSI CMOSプロセスの微細化、高速化の進展に伴い、ゲート電極の下にあるゲート絶縁膜（酸化膜）も薄くなり、量子トンネル効果によるリーク電流が生じやすくなっている。このリーク電流は、LSIの消費電力の増大、発熱、劣化の原因になる。
一方、高速化のためには、ソース－ドレイン間のオン抵抗が低い（電流が流れやすい）ことが必要であり、そのためにはソース－ドレイン間のチャネルのキャリア（電流の運ぶ担い手である電子または正孔）の量を増やす必要がある。このキャリアの量は、ゲートの静電容量×ゲート電圧に比例する。消費電力を増やさないためにゲート電圧は上げられないので、よく知られた静電容量に関する式
C＝ε0×k×S/d（C：静電容量、ε0：真空の誘電率、k:絶縁膜の比誘電率、S：電極の面積、d：絶縁膜の厚さ）
から、ゲート絶縁膜を薄くして静電容量を稼ぐのであるが、上記のリーク電流の問題が生じる。
この問題を解決するために、比誘電率の大きな材料をゲート絶縁膜として使用して、リーク電流が生じないようにゲート絶縁膜を厚くしも、十分な電流駆動力のある静電容量が得られるようにしたものが、High-kゲート絶縁膜と呼ばれるテクノロジーである。
MOSFETについては、以下を参照
山形大学大学院理工学研究科廣瀬文研究室 > 半導体デバイス教科書プロジェクト > 第6章 MOSFET
ゲート絶縁膜については、以下を参照。