direct digital synthesis(ダイレクト・デジタル・シンセシス)

波形発生器に関する翻訳に、direct digital synthesis(ダイレクト・デジタル・シンセシス)という言葉がよく出てくる(例えば、33500Bシリーズ波形発生器)。direct digital synthesis(ダイレクト・デジタル・シンセシス)は、略してDDSと呼ばれる。

DDSは、基準クロックから、直接デジタル的に、周波数が可変の任意の波形を発生させる方式である。PLLと1/n分周器を用いた間接的な発生方式に対するものとして、ダイレクト・デジタル・シンセシスと呼ばれる。

DDSは、加算器とラッチ(レジスタ)を組み合わせた累積加算器(積算器、アキュムレータ)、1サイクルの波形データが記録されているROM、デジタル信号をアナログ信号に変換するD/Aコンバーターから構成されている。

正弦波を出力するDDSでは、ROMには、先頭アドレスから最終アドレスまでのアドレスビット幅に、正弦波の位相ゼロに対応する振幅値から正弦波の位相2πに対応する振幅値が書き込まれている。アキュムレータは、基準クロックに同期して積算設定ステップで積算していく(積算設定ステップが1の場合は積算値は0、1、2、・・・、積算設定ステップが2の場合は積算値は0、2、4、・・・などとなる)。この積算値がROMのアドレスになり、このROMのアドレスの振幅値がD/Aコンバーターに送られ、アナログ出力となる。これは、積算設定ステップをn、ROMのアドレスビット幅をmビット、基準クロックの周波数をf_referenceとすると、DDSのアナログ出力の周波数f_outが、

f_out=(n/2^m)×f_reference

となることを表している。nを変化させると、瞬時に出力周波数が変化し、位相連続な波形を容易に発生できる。また、ROMに正弦波以外の任意の波形を1サイクル分書き込んでおけば、任意の周波数の任意の波形を発生でき、PLLと1/n分周器を用いた方式に比べて、回路が簡単で安価である。

ダイレクト・デジタル・シンセシスについては以下を参照。

DDS について

高品質の波形を簡単、効率的かつ柔軟に生成するDDSデバイス

additive noise(相加性雑音)

ノイズ信号の発生/測定に関する翻訳で、additive noise(相加性雑音)という言葉がよく出てくる(例えば、Keysight 81150A/81160Aパルス・パターン/ファンクション/任意波形/ノイズ発生器のp3)。

additive noise(相加性雑音)は、加法性雑音とも呼ばれ、信号をs(t)、雑音をn(t)として、観測(測定)した信号をy(t)とすると、

y(t)=s(t)+n(t)

と表されるものであり、信号s(t)が存在しない場合(s(t)=0の場合)でもy(t)=n(t)が観測される。

一方、multiplicative noise(相乗性雑音)は、乗法性雑音とも呼ばれ、

y(t)=s(t)×n(t)

と表されるものであり、信号s(t)が存在しない場合(s(t)=0の場合)は、y(t)=0となって雑音は観測されない。

相加性雑音の代表的なものとして、熱雑音(絶対零度以外のすべての物質に存在)がある。相乗性雑音の代表的なものとして、マルチパスフェージングや音の残響(直接波が存在しないと間接波は存在しない)、位相雑音(搬送波が存在しないと搬送波近傍の位相雑音は存在しない)などがある。

breakdown voltage(ブレークダウン電圧)

パワーMOSFETの測定に関する翻訳で、breakdown voltage(ブレークダウン電圧)というよく言葉が出てくる(例えば、B1505Aによる1500 A/10 kVハイパワーMOSFETの特性評価のp4)。

パワーMOSFETは、身の回りのさまざまな電化製品のスイッチング電源やPCのマザーボード上のDC-DCコンバーターなどに広く使用されている。MOSFETの動作原理説明では、P型半導体基板の上部表面の水平(横)方向にソース電極、ゲート電極、ドレイン電極を配した横型MOSFETの図(例えば、このページの図)が用いられるが、パワーエレクトロニクスでは、損失を少なくするために低オン抵抗の縦型MOSFETがよく用いられる。縦型MOSFETは、N型半導体基板の上にN型のピタキシャル層を形成し、その上部表面に高濃度のN型層と低濃度のP型層を2重拡散で形成したもので、ソース電極とゲート電極はその上部に存在し、ドレイン電極はN型半導体基板の下に存在する(例えば、このページの図)。このような構造にすることにより、横型MOSFETよりも電流が流れる経路が広くなり、低オン抵抗という特性が得られる。

縦型MOSFET構造には、拡散形成されたP型層とエピタキシャル形成されたN型層のPN接合による寄生ダイオードと、(拡散形成されたN型層-拡散形成されたP型層-エピタキシャル形成されたN型層)によるNPN型の寄生トランジスタが存在する。ブレークダウン電圧とは、この寄生ダイオードに逆バイアス電圧が印加され、アバランシェ増倍効果(例えば、ここを参照)に起因する大きな電流が流れ始める電圧のことである。この大電流により温度が上昇し寄生トランジスタのベース抵抗が大きくなり、その抵抗での電圧降下が大きくなって、寄生トランジスタがオンになり、破壊に至る。

MOSFETのブレークダウン電圧については、以下を参照。

インフィニオン テクノロジーズのホームページ > 製品 > MOSFET > 技術資料他 > Application Notes >
パワーMOSFETの基礎パワーMOSFETアバランシェ設計ガイドライン