高速シリアル通信のシミュレーションに関する翻訳で、IBISという言葉が出てくる（例えば、IBIS AMIチャネル・シミュレーション・フローを用いたSERDESデザインについて）。
IBISは、Input/Output Buffer Information Specificationの略である。高速デジタルICが搭載されたプリント基板には高速デジタル信号が流れるので、基板の設計にはシミュレーションが不可欠である。電気特性をシミュレートするには、ICの入出力ピンの特性を表現する入出力バッファ回路モデルが必要で、その1つがIBISモデルである。
回路モデルとして、SPICEモデルが有名である。しかし、SPICEモデルでは、ICの実際のI/O回路の素子の接続や構造を詳細に記述して特性を表現するので、シミュレーション速度が遅いという問題点と、SPICEモデルの記述から回路が読み取られてしまう（設計資産(IP)が漏洩する）という問題点がある。この問題を解決するために、Intel社が1990年代はじめにPentiumプロセッサのサポートのために公開したモデルが、最初のIBISモデルと言われている。現在は、IBIS Open ForumでIBIS仕様のサポートや更新が行われていて、IBIS6.0の仕様が公開されている。
IBISモデルは、デバイス内の実際の素子の接続や構造を詳細に記述して入出力の電気特性を表現するのではなく、デバイスの内部構造を無視して、入出力の特性（behavior；ビヘイビア）を正しく表現するためのビヘイビア（動作記述）モデルである。基本的には、入出力ピンの電流／電圧とタイミング情報のデータをテーブル（表）として記述したり、数式や等価回路を用いて記述したものなので、非常に高速に動作し、入出力バッファ回路が完全にブラックボックス化される。
IBISモデルについては、以下を参照
IBIS-AMIモデルを使用した高速シリアル・チャネルのシミュレーション
IBIS BEHAVIORAL MODELS（英語PDF）